#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 60140752 A

(43) Date of publication of application: 25.07.85

(51) Int. CI

H01L 27/14 H01L 31/10

(21) Application number: 58245059

(22) Date of filing: 28.12.83

(71) Applicant:

**OLYMPUS OPTICAL CO LTD** 

(72) Inventor:

**MATSUMOTO KAZUYA** 


# (54) SEMICONDUCTOR PHOTOELECTRIC CONVERSION DEVICE

#### (57) Abstract:


PURPOSE: To form an electrostatic induction transistor to a lateral type, and to improve performance while facilitating manufacture by growing a semiconductor layer on a substrate consisting of an insulator, etc., forming a source region and a drain region to the semiconductor layer, shaping a gate region storing carriers by optical pumping between these regions and flowing the source and drain regions in parallel with the surface of the semiconductor layer.

CONSTITUTION: An N- layer 12 is grown on an insulating substrate 11 consisting of sapphire, etc. in an epitaxial manner, and vertical N+ type source region 13 and N+ type drain region 14 reaching the substrate 11 are diffused and shaped to the layer 12 at an interval. A shallow P+ type gate region 15 controlling passing charges is diffused and shaped to the surface layer section of a channel region consisting of the layer 12 positioned between these regions 13 and 14 while a space is kept between the regions 13 and 14, the whole surface is coated with an insulating film and openings are bored, and a source electrode 16 and a drain electrode 17 are formed and a transparent gate electrode 18 is formed respectively. Insulators 19 are each shaped on both sides of the resions 13 and 14, and the same structure is formed through the insulators 19, thus manufacturing an image pickup device.

COPYRIGHT: (C)1985,JPO&Japio



(4)



THIS PAGE BLANK (USPTO)

### ⑩日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 昭60 - 140752

⑤Int Cl.⁴

識別記号

庁内整理番号

③公開 昭和60年(1985)7月25日

H 01 L 27/14

7525-5F 6666-5F

審査請求 未請求 発明の数 1 (全8頁)

49発明の名称

半導体光電変換装置

②特 願 昭58-245059

**20出 願 昭58(1983)12月28日** 

⑫発 明 者 松 本 一 哉

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

の出 願 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

⑩代 理 人 弁理士 最上 健治

明 細 書

- 1. 発明の名称
  - 半導体光電変換装置
- 2. 特許請求の範囲
- (1) 絶縁物又は高抵抗半導体基板の上に形成した 半導体層の同一表面に、ソース領域及びドレイン領域を設け、該ソース領域とドレイン領域間 に、光励起によるキャリアを蓄積するゲート領域を備え、前記半導体層の表面と平行にソース ・ドレイン電流が流れるように構成したことを 特徴とする半導体光電変換装置。
- (2) 前記ゲート領域は、接合ゲート又は金属一絶 緑物一半導体からなる絶緑ゲートで形成されて いることを特徴とする特許請求の範囲第1項記 載の半導体光電変換装置。
- (3) 前記ゲート領域は、ソース領域とドレイン領域間に半導体層の表面から底面に達する一個の領域で形成され、ソース・ドレイン電流はゲート領域と隣接累子分離用絶縁物との間を流れる

ように構成したことを特徴とする特許請求の範囲第1項記載の半導体光電変換装置。

- (4) 前記ゲート領域は、ソース領域とドレイン領域間に半導体層の表面から底面に達する複数個の領域で形成され、ソース・ドレイン電流は前記複数個のゲート領域間を流れるように構成したことを特徴とする特許請求の範囲第1項記載の半導体光質変換装置。
- 3. 発明の詳細な説明
- [発明の技術分野]

この発明は、横型静電誘導トランジスタ(以下単にSITと称する)を用いた半導体光電変換装置に関するものである。

〔従来技術〕

従来、電子カメラ、ホームビデオカメラ、ファクシミリ等に利用される半導体光電変換装置からなる半導体撮像装置には、BBD、CCD等の電荷転送素子あるいは、MOSトランジスタ等が広く用いられている。しかし、これらの素子を用いた半導体撮像装置には、信号電荷転送時に電荷の洩れが

# · 特開昭 60-140752 (2)

あること、光検出感度が低いこと、集積度が低い こと等の種々の問題点がある。

このような問題点を一挙に解決するものとして、SITを用いた固体撮像装置が、すでに提案を荷増ている。このSITは光電変換作用及び光電荷増幅作用を有するフォトトランジスタの一種であり、電界効果トランジスタや接合形トランジスタに比較して、高入力インピーダンス、高速性、非飽和性、低雑音、低消費電力等の特長を備えているものである。

したがって、とのSITを受光素子として用いれば、高感度、高速応答性、及び広ダイナミックレンシを有する半導体撮像装置を得ることができるものであり、かかる装置は、特開昭 55-15229号公報に開示されている。

第1図は、この既知の固体操像装置の各画素を構成するSITの断面図を示す。このSITは、図に示すように、縦型構造で、ドレイン領域は「型の基板1から成り、ソース領域は、基板1上に堆積されたチャネル領域を構成する「型エピタキ

シャル層2の表面に形成されたn<sup>+</sup>型領域3から成り、このエピタキシャル層2の表面には、更成にカース領域3を取り囲むようにp<sup>+</sup>型の信号落がケール領域4人上には、絶縁膜5を介して電極6が形成され、電極/絶縁膜/ゲート領域から成いからないからないがあるn<sup>-</sup>型エピタキシャル層2の不純物 設度は、ゲート電極6の印加バイアスが0下れ物 設度は、ゲート電極6の印加バイアスが0下れもチャネル領域2が空乏化され、高い電気に選択されている。

間にパイアスを印加し、かつゲート電極に順方向電圧を印加すると、ゲート領域4の正孔蓄積量に応じドレイン・ソース間に電流が流れ、光入力に対し増幅された出力が得られる。その光増幅率μは通常10<sup>3</sup>以上あり、従来のパイポーラトランジスタより1桁以上も高感度である。この光増幅率

$$\mu = \frac{\ell \cdot 1 \times \ell \cdot 2}{3^2}$$

で表わされる。ことで 2a はゲート領域 4、 4間の距離、 $\theta_1$ はゲート領域の深さ、 $\theta_2$ はゲート・ドレイン領域間の距離である。この式から解るように、一層高い光増幅率を得るには、 2a を小さくする一方、エピタキシャル層 2 の厚さとゲート領域 4 の深さを大きくする必要がある。例えば、 $10^3\sim 10^4$  の  $\mu$  を得るには、通常 $\theta_1=2\sim 3$   $\mu m$ 、 $\theta_2=5\sim 6$   $\mu m$ が必要とされる。

ところで、このように構成される固体撮像装置における各SIT間には、図示の如く、分離ゲート領域7を設けて、各SITの信号電荷を分離す

#### 〔発明の目的〕

本発明は、上記従来の縦型SITを用い た固体 撮像装置を構成する半導体光電変換装置に おける 欠点を除去するためになされたもので、横 型構造 のSITを用い、高性能でかつ製作容易な 光電変 換装置を提供することを目的とするもので ある。 〔発明の概要〕 本発明は、絶縁物又は高抵抗半導体基板の上に 形成した半導体層の同一表面に、ソース領域を設け、該ソース領域とドレイン領域を設け、該ソース領域とドレイスの 域間に、光信号蓄積ゲート領域を備え、ソース・ ドレイン電流が半導体層の表面と平行に流れるようにした横型SITで、光電変換表で成成し、 製作を容易にし、且つ光感度並びに光増幅率を向 上させるものである。

# (発明の実施例)

以下本発明の実施例について説明する。第2図(A)は、本発明に係る半導体光電変換装置の第1実施例の一部省略平面図で、同図(B)は、そのメンンをがでいる。第2図(A)、(B)において、11は絶縁物基板で、例えば、サファイヤ(Aℓ2O2)、マグネンア(MgO)等の酸化物などで形成されている。12は基板11上に形成されたn<sup>-</sup>型エピタキントル層 12の表面に n 型不純物を添加して形成したn<sup>+</sup>型ドレイン領域である。

光照射前に、ソース電極16を接地し、ケート電極18に負の電圧 Vc を印加して、ソース領域13とドレイン領域14間のチャネル領域を閉の状態にする。その後、ゲート電位をフローティング状態に保ち、光をチャネル領域及びゲート領域15に照射する。これ対のうち、正孔はゲート領域15に密積し、電子はソース領域13を通り接地に流れ去る。

ゲート電位Vcは、正孔が客様することによって、 電位が小さくなり、その結果チャネルが開状態と なる。この時に、ドレイン電極17に正電圧VDを印 加すれば、ソース・ドレイン領域間に電流が流れ る。このソース・ドレイン領域間電流が、ゲート 領域15に蓄積した正孔電荷に応じて流れることは、 前記従来の縦型SITと同様である。

第2図印における  $e_1$ 、  $e_2$ 、  $e_3$ 、 t は、この実施例の光電変換装置を構成する J G L T の光電変換特性を定める構造因子で、 $e_1$  はソース・ゲート領域 13、 15 間の距離、 $e_2$  はゲート・ドレイン領域 15、 14 間の距離、 $e_3$  はゲート領域 15 の幅であり、

n<sup>-</sup>型ェピタキンャル層 12 は 電荷の流れる通路、いわゆるチャネル領域を形成しており、 このチャネル領域を形成しており、 このチャネル領域には、 これを通過する 電荷を制御するために、 表面から p 型不純物を拡散して p サケート領域 15 が形成されている。また、 ソース領域 13 及びドレイン領域 14 の表面上には アルミニウム をどの金属電極で形成された ソース電極 16 及びドレイン電板 17 が設けられており、 ゲート領域 15 上には SnO2 、 I TO等の透明電極材で形成したゲート電極 18 が設けられている。

このようにしてゲート領域が接合ゲートで形成された機型構造を有するSITからなる光電変換 装置が構成される。以下この構成のSITを接合ゲート機型トランジスタ(Junction Gate Lateral Transistor、JGLT と略称する)という。なお、第2図(A)、(B)において、19は表面の保護又は隣接する他のJGLTとの電気的分離に用いる半導体酸化物又は絶縁物である。

次に、このように構成されたJGLTからなる 光質変換装置の動作原理について説明する。ます、

tはチャネル領域の厚みで、その最大値 tmax は n-エピタキシャル層 12の不純物機度Cnの関数として次式で表わされる。

$$t_{max} = \sqrt{\frac{2Ks \epsilon_0}{qCn} \times \phi_B}$$

ことで、Ks 仕半導体の誘電率、 $\epsilon_0$  は真空中の誘電率で、 $8.86 \times 10^{-14}$  F /cm、 q は電荷量、 $\phi_B$  は  $\mathcal{F}$  +  $\mathcal{F}$  未  $\nu$  領域と  $\mathcal{F}$  一 ト 領域 15 と の 拡散 電位で ある。 例 えば、 半 導体 材料 が シリコン の 場合を あげる と、  $Cn=1\times 10^{14}$   $cm^{-3}$  の ときは、  $tmax=3\mu m$ 、  $Cn=1\times 10^{15}$   $cm^{-3}$  では  $tmax=1\mu m$  と なる。

もし、チャネル領域の厚みしが、しつ t max のときは、ゲート領域15のチャネル領域12に対する電位が、光照射によって逆バイアス電圧状態からゆBに戻る間に、チャネル領域外の電流径路〔(t max ーし)の領域〕が生ずる。 このためにソース・ドレイン領域間の電流は、ゲート電位によって制御された電流に、チャネル領域外を流れる電流が加わったものとなる。したがって、この場合は、何らかの手段でこれらの電流成分を分離する必要が

ある。

 $\ell_1$ 、 $\ell_2$ 、 $\ell_3$  は電圧増幅率μに関係する因子で、これらの間には、

$$\mu \propto \frac{(\ell_1 + \ell_3) \times \ell_2}{t^2}$$

なる関係式が実験的に成立する。ことで、例えば、  $t=1.2\,\mu m$  、  $\ell_1=1\mu m$  、  $\ell_2=1.2\,\mu m$  、  $\ell_3=2.3\,\mu m$  に選べば、電圧増幅率  $\mu$  が約  $2.5\,\sigma J\,GLT$  を得ることができる。

第3図(A)は、本発明の他の実施例の一部省略平面図、第3図(B)は、そのXーX′線に沿う断面図で、第1実施例におけるJGLTのゲート領域を絶縁物で形成したものである。この実施例の光電変換接置は、第3図(A)、(B)に示すように、絶縁物基板11上に形成されたnーエピタキシャル層12の表面からn型不純物を拡散して形成したソース領域13、及びドレイン領域14と、nーエピタキシャル層12の表面に絶縁体層を被着形成したゲート領域20とで構成されている。絶縁体層は基板半導体の酸化物又は窒化物で構成され、

厚さは 200~ 1000Å 程度に形成される。 このようにして得られた横型 S I T を、絶縁ゲート横型トランジスタ (Insulator Gate Lateral Transistor、以下 I G L T と略称する)と呼ぶこととする。

エピタキシャル層 12の不純物濃度を、JGLTと同じくCnで表わすと、チャネル領域の厚み いは、不純物濃度Cnでの反転層存在時の最大空乏層幅 Xd max、 すなわち、

$$\chi_{d \text{ max}} = \sqrt{\frac{2\text{Ks} \ \epsilon_0 \ (2 \phi_F)}{\text{q Cn}}}$$

(ととで、かpはフェルミボテンシャル)より小さくなければならない。 じが ズd max より大になると、JGLTの場合と同様に、ソース・ドレイン電流のゲート制御が不完全になる。例えば、 基板半導体をシリコンとして、 絶縁物に 1000 Å 厚みの酸化膜を用い、酸化膜とシリコン界面の固定電荷 Qss を 0 と仮定した場合、 ズd max とチャネル不純物濃度Cnの関係は、 第 4 図に示すように表わされる。この図からわかるように、 Cn = 1 × 10<sup>14</sup>

cm<sup>-3</sup> の場合は、 t'は 2.4 μm より小さくする必要が ある。

ソース・ドレイン領域間の距離 L は、J G L T に かける、 $\ell_1+\ell_2+\ell_3$  に 対応するので、 例えば  $C_1=1\times 10^{14}$   $cm^{-3}$ 、  $t'=1.2~\mu m$ 、  $L=4.5~\mu m$  と すると、 J G L T の場合と同様に、 電圧 増幅率  $\mu$  が約 2.5 の I G L T が得られる。

孔が蓄積された分だけ、ソース・ドレイン領 域間 の障壁ポテンシャルの高さが減少する。

ある一定の正孔蓄積時間後に、ドレイン電極17 に正電圧を印加すると、界面蓄積正孔に応じたソース・ドレイン電流 I SD が流れる。この電流 I SD は、光が照射されず正孔が界面に存在しない時に比べて増大する。すなわち、光量がソース・ドレイン電流 I SD の変化として取り出すことができる。

第1及び第2実施例においては、電流チャネル 領域はすべてゲート領域の直下に形成され、ゲー ト領域から基板に向って方に延びたポテンシャルの分布が、チャネル電流を制御するように構成 したものを示したが、ゲート領域の側面から横方 向に広がったゲートポテンシャル分布でも、チャネル電流を制御することが可能である。とのよう な、チャネル電流制御を行う構成の実施例を、第 5図及び第6図に示す。

第 5 図において、21 は絶縁物基板、25 は基板 21 上に形成したn<sup>-</sup>エピタキシャル層、22 及び23 はn<sup>-</sup> エピタキシャル層 25 の表面に n 型不純物を拡散し て形成したソース領域とドレイン領域である。 24 はp型不純物を拡散して形成したゲート領域であるが、第5図の一部透視斜視図で示すように、 該ゲート領域 24 の深さは絶縁物 基板 21 に到達するように形成されている。 26 は分離用絶縁物である。

このように構成することにより、ソース・ドレイン電流 Isp は、このゲート領域 24 の下側は流れることができないので、ゲート領域 24 の 側方を通って流れることになる。この時、ソース・ドレイン電流がゲート電位によって制御されることは、先の実施例の場合と同様である。

第5図に示した実施例では、電流チャネル領域を2個のゲート領域24、24で挟んで形成した例を示したが、第6図に示すように、チャネル領域の側面が分離用絶縁物26で隔離されていれば、ゲート領域24は1個でもよく、ソース・ドレイン電流を制御することができる。

上記第 5 図及び第 6 図に示した実施例の光電変換特性を定める構造因子は、  $\ell_1$  、  $\ell_2$  、  $\ell_3$  については、第 2 図に示した実施例と同じであるが、

上記各実施例では、基板を絶縁物で形成したものを示したが、要は、基板を通る電流径路が無視できればよいのであるから、基板は真性半導体でもしくはpfまたはnf半導体で構成することもできる。特に、基板として、チャネル領域を形成するなよいff半導体を用いると、チャネル領域に対して基

板からパイアス(パックゲートパイアス(パックゲートパイアス(パックゲートパイアス)をある。とかっており、チャスは表面のゲートとなる。となるなど、一つに構造している。となっている。となっている。となっている。となっている。の光電をでは、イスを適当に関定すれば、所望の光電を使性を自由に設定する。

また、上記各実施例では、全てチャネル領域を 流れる電荷が電子の場合、すなわち、n チャネル のものを示したが、チャネル領域は p チャネルで 形成してもよい。但し、この場合は、各領域の導 電型を反対にし、バイアス印加電圧の極性を逆に する必要がある。

また、半導体材料としては、周期律表の IV 族、 V 族の単体元素や、II - V 族、 II - VI 族化合物半 導体のようなパルク結晶の他に、これらのアモル ファス体を用いることもできる。

# 〔発明の効果〕

以上詳細に説明したように、本発明は、横型構

造のSITを用いて光電変換装置を構成したので、 光電変換機能のみならず、増幅機能も持たせることができ、したがって、S/NをMOSトランジスタやCCDのような増幅機能のない素子を用いた装置より大きくすることができる。


また、本発明に係る光電変換装置に用いる S I T は不飽和動作設計のため、高速、低雑音、低消費電力、高入力インピーダンス等の特長を有するものであり、したがって、高感度、高速応答、 広ダイナミックレンジ等の優れた光電変換特性を有する光電変換装置が得られる。


また、本発明は横型構造のSITを用いたので、 寸法規制が、縦型SITほど厳しくなる場に 御が容易であり、光増幅率及び光・の度をある。 た、周辺デバイスをMOSで構成するとは、 のMOSプロセスとのプロセス融合性が高、また のMOSプロセスとのプロセス融合性が、、 を超型SITよりも端子の配置関係の自由度を大に することもできる。 更にまた、本発明に係る光電変換装置は、デバイスサイズの微細化が可能なので、集積化に有利であり、三次元積層化デバイスにも適するものである。


#### 4. 図面の簡単な説明

第1図は、従来の凝型SITを用いた光電変換 装置の断面図、第2図(A)は、本発明に係る半導体 光電変換装置の一実施例の一部省略平面図、第2 図(B)は、そのX-X'線に沿った断面図、第3図(A) は、本発明の他の実施例の一部省略平面図、第3 図(B)は、そのX-X'線に沿った断面図、第4図は、 不純物濃度と最大空乏層幅との関係を示す特性曲 線図、第5図及び第6図は、それぞれ本発明の更 に他の実施例の一部透視斜視図である。


図において、11 は絶縁物蓋板、12 はエピタキシャル層、13 はソース領域、14 はドレイン領域、15 はゲート領域、19 は絶縁物、20 は絶縁ゲート領域、21 は絶縁物基板、22 はソース領域、23 はドレイン領域、24 はゲート領域を示す。







第6図



#### 手 続 補 正 書

昭和59年 6月12日

特許庁長官 若杉和夫殿

1. 事件の表示

昭和58年 特許 願第245059号

- 2. 発明の名称 半導体光電変換装置
- 3. 補正をする者

事件との関係 特許出願人

シブヤ ク カタガ ヤ

住 所 東京都渋谷区幡ケ谷 2 丁目 4 3 番 2 号 コウガクコウギョウ (037)オリンパス光学工業株式会社

氏 名

代表者

北 村 茂 男

#### 4. 代 理 人

住 所 東京都中央区新川1丁目22番12号 ニッテイマンション1103号 電話(03)551-3264

氏 名 (8727) 弁理士 最 上 健

- 5. 補正命令の日付
- なし
- 6. 補正により増加する発明の数 な し
- 7. 補正の対象 明細書の発明の詳細な説明の欄
- 8. 補正の内容
- (9) 同頁11行に「ばらつきは生じない。」とあるのを、「ばらつきは生じにくい。」と補正する。
- (Q) 同頁20行の「n-半導体」を、「真性半導体」と 補正する。

以上

- (1) 明細書第5頁7行及び15行の「µ」を、「S」と 補正する。
- (2) 同第5頁8行に  $\mu = \frac{\ell_1 \times \ell_2}{a^2}$  とあるのを、 $S \propto \frac{\ell_1 \times \ell_2}{a^2}$  と補正する。
- (3) 同第6頁6行の「μ」を、「S」と補正する。
- (4) 同第7頁14行の「(Al<sub>2</sub>O<sub>2</sub>)」を、「(Al<sub>2</sub>O<sub>3</sub>)」と 補正する。
- (5) 同第10頁 6 行に「q は電荷量」とあるのを、「q は単位電荷量」と補正する。
- (6) 同第12頁10行に「フェルミボテンシャル」とあるのを、「エピタキシャル層12のフェルミボテンシャル」と補正する。
- (7) 同第13頁12行に「V<sub>e</sub>= V (V > 0)」とあるのを、「V<sub>e</sub>= V (V < 0)」と補正する。</li>
- (8) 同第16頁 6 行~ 7 行に「拡散深さに無関係に、フォトリソグラフによって」とあるのを、「拡散深さと独立に、フォトリソグラフィーによって」と補正する。